先进工艺设计成本日渐高昂,先进封装性价比凸显。根据摩尔定律,芯片内部的晶体管数量每隔 18~24 个月翻番,同时性能提升一倍。随着半导体技术逐渐逼近物理极限,晶体管尺寸的微缩也越来 越困难。根据芯东西数据,芯片制程从 65nm 升级到 5nm,其制程提升约 7 代,而芯片设计成本增 长了接近 20 倍,从 0.24 亿美元提升至惊人的 4.76 亿美金。先进制程芯片的开发成本令芯片设计企业越来越难以承受。
先进工艺进步速度放缓,摩尔定律难以为继。二十一世纪以来,芯片在 2015 年进入 14nm 时代,在 2017 年进入 10nm 时代,在 2018 年进入 7nm 时代,在 2020 年进入 5nm 时代,在 2022 年进入 3nm 时代。
根据 TrendForce 数据,台积电预计将于 2025 年推出 2nm 工艺节点。全球芯片制程从 3nm 升 级到 2nm 预计将耗时三年,这比正常的摩尔定律升级时间 18~24 个月要多出一年多的时间,这也反 映摩尔定律越来越逼近物理极限。
随着先进工艺成本的上升和技术升级难度的增加,先进封装被视为延续摩尔定律的重要途径。